

과목명: 디지털논리회로 / VHDL 실습
과제명: Assignment-3 Report
학번: 2023084339 / 이름: 김예민

1. RS Latch


1) Logisim 회로도 및 시뮬레이션 결과




(Reset): S=0, R=1 일 때 Q=0, Q_not=1 인 Reset 상태



(Set): S=1, R=0 일 때 Q=1, Q_not=0 인 Set 상태




(Hold): S=0, R=0 일 때 이전 상태(이 경우 Set 상태)를 유지하는 Hold 상태




(Forbidden): S=1, R=1 일 때 Q=0, Q_not=0 인 금지 상태

2) VHDL 설계

-VHDL 시뮬레이션 비교





```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY rs_latch IS
    PORT (
        s     : IN std_logic;
        r     : IN std_logic;
        q     : OUT std_logic;
        q_not : OUT std_logic
    );
END rs_latch;


ARCHITECTURE dataflow OF rs_latch IS
    SIGNAL q_internal     : std_logic;
    SIGNAL q_not_internal : std_logic;
BEGIN
    q_internal     <= r NOR q_not_internal;
    q_not_internal <= s NOR q_internal;

    q       <= q_internal;
    q_not   <= q_not_internal;
END dataflow;
```


- 코드 설명: NOR 게이트 기반의 Active-High RS 래치를 구현하기 위해 q_internal과 q_not_internal 내부 시그널을 선언하여 출력을 다시 입력으로 피드백(<= r NOR q_not_internal, <= s NOR q_internal)하도록 작성함. 이를 통해 Set(1,0), Reset(0,1), Hold(0,0) 및 금지된 입력 조건(1,1 시 양쪽 출력 0)이 게이트 회로와 동일하게 동작함.

2. D Latch


1) Logisim 회로도 및 시뮬레이션 결과




- 시뮬레이션 초기 en=0일 때



- en=1일 때, 입력 D=1이 출력 Q=1로 그대로 전달됨




- en=1일 때, 입력 D=0이 출력 Q=0으로 변경되어 전달됨




- en=0 상태에서는 입력 D를 1로 변경하더라도, 출력 Q가 입력에 반응하지 않고 이전 상태(0)를 완벽히 유지함

2) VHDL 설계

- VHDL 시뮬레이션 비교






```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;


ENTITY d_latch IS
    PORT (
        en    : IN std_logic;
        d     : IN std_logic;
        q     : OUT std_logic;
        q_not : OUT std_logic
    );
END d_latch;

ARCHITECTURE behavior OF d_latch IS
BEGIN
    process(en, d)
    begin
        -- Enable이 1일 때만 D 값을 출력으로 전달 (Follow)
        if (en = '1') then
            q <= d;
            q_not <= not d;
        end if;
        -- Enable이 0일 때는 아무 동작도 하지 않음 (자동으로 이전 값 Hold)
    end process;
END behavior;
```


- 코드 설명: Enable 신호(en)와 데이터(d)를 감지 리스트에 포함하여 if (en = '1')일 때만 입력 d와 반전된 not d를 각각 q와 q_not으로 전달(Follow)하도록 구현함. en = '0'일 때는 조건문을 실행하지 않아 이전 상태를 그대로 유지(Hold)함.

3. D Flip-Flop


1) Logisim 회로도 및 시뮬레이션 결과




- 초기 상태 : clk=0, D=0일 때 저장된 초기값이 없어 Q가 미정의(빨간선) 상태임




- 클럭 0 유지 시 입력 무시 : clk=0 상태에서 D를 1로 변경해도 Slave 래치가 닫혀 있어 출력 Q로 전달되지 않음



- 상승 에지 데이터 전달 : clk가 0에서 1로 변하는 상승 에지(Rising Edge) 순간, Master 래치에 들어와 있던 D=1의 값이 Slave를 통해 출력 Q=1로 전달됨




- 클럭 1 유지 시 상태 유지 : clk가 1로 유지되는 동안 D를 0으로 변경해도, Master 래치가 닫혀 새로운 입력을 무시하므로 출력 Q는 1을 그대로 유지




- 새로운 데이터 갱신 : 새로운 클럭 사이클을 거쳐 D=0의 값이 정상적으로 Q=0으로 갱신됨

2) VHDL 설계


- VHDL 시뮬레이션 비교




- 클럭 0 유지 (clk=0, d=1): 클럭이 0일 때 d를 1로 바꿔도 양쪽 구현 모두 출력 Q 변화 없음 확인.



- 클럭 상승 에지 (clk: 0→1, d=1): 상승 에지 순간에만 게이트 회로와 VHDL 박스 모두 Q=1, Q_not=0으로 업데이트됨을 확인.



- 클럭 1 유지 (clk=1, d=0): 클럭이 1로 유지되는 동안 d를 0으로 바꿔도 양쪽 모두 이전 값(Q=1, Q_not=0) 유지(Hold) 확인.



- 새 상승 에지 (clk: 0→1, d=0): 두 번째 상승 에지 순간에 양쪽 모두 Q=0, Q_not=1로 갱신됨을 확인.

```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;


ENTITY d_flipflop IS
    PORT (
        clk   : IN  std_logic;
        d     : IN  std_logic;
        q     : OUT std_logic;
        q_not : OUT std_logic
    );
END d_flipflop;

ARCHITECTURE behavior OF d_flipflop IS
BEGIN
    process(clk)
    begin
        if rising_edge(clk) then
            q     <= d;
            q_not <= not d;
        end if;
    end process;
END behavior;
```


- 코드 설명: 클럭 신호(clk)만을 감지 리스트에 두고 if rising_edge(clk) then 구문을 사용하여 양의 에지 트리거(Positive-Edge Triggered)를 구현함. 클럭 레벨이 유지되거나 하강하는 구간에서는 입력 d의 변화를 무시하고, 오직 클럭이 0 → 1로 상승하는 순간에만 d 값을 출력 q로 업데이트함.

4. JK Flip-Flop


1) Logisim 회로도 및 시뮬레이션 결과



- Set 조건 (J=1, K=0, clk=1): 출력 Q = 1, Q_not = 0으로 설정됨을 확인함




- Hold 조건 (J=0, K=0, clk=1): 입력 변화 없이 이전 상태(Q = 1, Q_not = 0)가 그대로 유지됨을 확인함.




- Reset 조건 (J=0, K=1, clk=1): 출력 Q = 0, Q_not = 1로 초기화됨을 확인함.

2) VHDL 설계


- VHDL 시뮬레이션 비교




- 초기 리셋 (clr=0, j=0, k=0, clk=0): 비동기 클리어(clr=0) 인가 시 초기 피드백 데드락이 해제되며 게이트 회로와 VHDL 박스 모두 Q=0, Q_not=1로 초기화됨을 확인.




- Set 동작 (clr=1, j=1, k=0, clk=1): 클럭 인가 시 양쪽 구현 모두 출력이 Q=1, Q_not=0으로 설정(Set)됨을 확인.



- Hold 동작 (clr=1, j=0, k=0, clk=1): 입력이 모두 0일 때 클럭이 인가되어도 양쪽 모두 이전 상태(Q=1, Q_not=0)를 그대로 유지(Hold)함을 확인.



- Reset 동작 (clr=1, j=0, k=1, clk=1): 클럭 인가 시 양쪽 구현 모두 출력이 Q=0, Q_not=1로 리셋(Reset)됨을 확인.



- Toggle 동작 (clr=1, j=1, k=1, clk=1): 단일 단 게이트 회로의 레이스(발진) 현상 한계를 피해 VHDL 박스에서 검증하였으며, 클럭 인가 시 이전 출력(0, 1)이 정반대인 Q=1, Q_not=0으로 반전(Toggle)됨을 확인.

```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY jk_flipflop IS
    PORT (
        j     : IN  std_logic;
        clk   : IN  std_logic;
        k     : IN  std_logic;
        clr   : IN  std_logic;
        q     : OUT std_logic;
        q_not : OUT std_logic
    );
END jk_flipflop;

ARCHITECTURE gate_equiv OF jk_flipflop IS
    SIGNAL q_int  : std_logic := '0';
    SIGNAL qn_int : std_logic := '1';
BEGIN
    PROCESS(j, clk, k, clr, q_int, qn_int)
        VARIABLE nand_a : std_logic;
        VARIABLE nand_b : std_logic;
    BEGIN
        IF clr = '0' THEN
            q_int  <= '0';
            qn_int <= '1';
        ELSE
            nand_a := NOT (j AND clk AND qn_int);
            nand_b := NOT (k AND clk AND q_int);


            IF (nand_a = '0' AND nand_b = '1') THEN
                q_int  <= '1';
                qn_int <= '0';
            ELSIF (nand_a = '1' AND nand_b = '0') THEN
                q_int  <= '0';
                qn_int <= '1';
            ELSIF (nand_a = '0' AND nand_b = '0') THEN
                q_int  <= NOT q_int;
                qn_int <= NOT qn_int;
            END IF;
        END IF;
    END PROCESS;

    q     <= q_int;
    q_not <= qn_int;
END gate_equiv;
```


- 코드 설명: JK 플립플롭의 게이트 회로(NAND 4개)와 동일한 논리 동작을 위해 내부 피드백 시그널(q_int, qn_int)을 선언함. clr = '0'일 때 초기 데드락을 방지하며 Q=0, Q_not=1로 리셋되고, clr = '1'일 때 입력 J, K, clk의 조합에 따라 Hold, Set, Reset, Toggle 동작을 수행하도록 구현함

5. D Flip-Flop with Asynchronous Set and Clear


1) Logisim 회로도 및 시뮬레이션 결과




- 비동기 Clear 동작 (clr = 1, set = 0): 클럭 에지와 무관하게 clr = '1' 인가 즉시 출력 Q = 0, Q_not = 1로 초기화됨을 확인함.




- 비동기 Set 동작 (clr = 0, set = 1): 클럭 변화 없이 set = '1' 인가 즉시 출력 Q = 1, Q_not = 0으로 설정됨을 확인함



- Clear 우선순위 동작 (clr = 1, set = 1): 두 비동기 신호를 동시에 '1'로 인가했을 때, Clear 신호가 우선순위를 가져 출력이 Q = 0, Q_not = 1이 됨을 검증함.







- 일반 D 플립플롭 동작 (clr = 0, set = 0): 두 제어 신호가 모두 비활성('0')일 때, 클럭(clk)의 상승 에지(0 → 1) 순간에만 입력 D의 값이 출력 Q로 전달됨을 확인함.

2) VHDL 설계


- VHDL 시뮬레이션 비교




- 비동기 Clear 동작 (clr=1, set=0, clk=0): 클럭과 무관하게 clr=1 인가 즉시 양쪽 모두 Q=0, Q_not=1이 되는 상태.



- 비동기 Set 동작 (clr=0, set=1, clk=0): 클럭 변화 없이 clr=0, set=1 인가 즉시 양쪽 모두 Q=1, Q_not=0이 되는 상태.



- Clear 우선순위 검증 (clr=1, set=1, clk=0): 두 신호를 동시에 1로 켰을 때 Clear가 우선하여 양쪽 모두 Q=0, Q_not=1이 되는 상태.



- 일반 D 플립플롭 동작 (clr=0, set=0, d=1, clk: 0 → 1): 두 제어 신호를 0으로 끈 뒤 clk 상승 에지 순간에만 d=1이 전달되어 양쪽 모두 Q=1, Q_not=0이 되는 상태.

```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY dff_ms IS
    PORT (
        clk   : IN  std_logic;
        d     : IN  std_logic;
        set   : IN  std_logic;
        clr   : IN  std_logic;
        q     : OUT std_logic;
        q_not : OUT std_logic
    );
END dff_ms;

ARCHITECTURE behavior OF dff_ms IS
    SIGNAL q_int : std_logic := '0';
BEGIN
    PROCESS(clk, clr, set)
    BEGIN
        IF clr = '1' THEN
            q_int <= '0';
        ELSIF set = '1' THEN
            q_int <= '1';
        ELSIF rising_edge(clk) THEN
            q_int <= d;
        END IF;
    END PROCESS;

    q     <= q_int;
    q_not <= NOT q_int;
END behavior;
```

- 코드 설명: 비동기 제어를 위해 process(clk, clr, set) 감지 리스트에 클럭과 제어 신호를 모두 포함함. 조건문 최상단에 if clr = '1'을 배치하여 Clear에 최우선 순위(q <= '0')를 부여하고, 다음으로 elsif set = '1'(q <= '1')을 처리하며, 두 신호가 모두 '0'일 때만 elsif rising_edge(clk)에 동기화되어 일반 D 플립플롭으로 동작하도록 구현함.